快捷搜索:  as  test

如何将Protel原理图转化到Cadence平台上去

跟着PCB设计的繁杂水平和高速PCB设计需求的赓续增添,越来越多的PCB设计者、设计团队选择Cadence 的设计平台和对象。然则,因为没有Protel数据到Cadence数据直接转换对象,经久以来若何将现有的基于Protel平台的设计数据转化到 Cadence平台上来不停是处于平台转化期的设计者所面临的难题。

在经久实际的根基上,结合现有对象的特征,供给一种将Protel道理图、PCB转化到Cadence平台上的措施。

1. 应用的对象

a) Protel DXP SP4

b) Cadence Design Systems, Inc. Capture CIS

c) Cadence Design Systems, Inc. Orcad Layout

d) Cadence Design Systems, Inc. Layout2allegro

e) Cadence Design Systems, Inc. Allegro

f) Cadence Design Systems, Inc. Specctra

2. Protel 道理图到Cadence Design Systems, Inc. Capture CIS

在Protel道理图的转化上我们可以使用Protel DXP SP2的新功能来实现。经由过程这一功能我们可以直接将Protel的道理图转化到Capture CIS中。

这里,我们仅提出几点经由过程实践总结出来的留意事变。

1) Protel DXP在输出Capture DSN文件的时刻,没有输出封装信息,在Capture中我们会看到以是元件的PCB Footprint属性都是空的。这就必要我们手工为元件添加封装信息,这也是全部转化历程中最耗时的事情。在添加封装信息时要留意维持与Protel PCB设计中的封装同等性,以及Cadence在封装命名上的限定。例如一个电阻,在Protel中的封装为AXIAL0.4,在后面先容的封装库的转化中,将被改动为AXIAL04,这是因为Cadence不容许封装名中呈现“。”;再比如DB9接插件的封装在Protel中为DB9RA/F,将会被改为DB9RAF。是以我们在Capture中给元件添加封装信息时,要斟酌到这些命名的改变。

2) 一些器件的暗藏管脚或管脚号在转化历程中会损掉,必要在Capture中应用库编辑的措施添加上来。平日易损掉管脚号的器件时电阻电容等离散器件。

3) 在层次化设计中,模块之间连接的总线必要在Capture中命名。纵然在Protel中已经在父设计中对这样的总线命名了,照样要在Capture中从新来过,以确保连接。

4) 对付一个封装中有多个部分的器件,要留意改动其位号。例如一个74ls00,在protel中应用此中的两个门,位号为U8A,U8B。这样的信息在转化中会损掉,必要从新添加。

基础上留意到上述几点,借助Protel DXP,我们就可以将Protel的道理图转化到Capture中。进一步推广,这也为现有的Protel道理图符号库转化到Capture供给了一个道路。

3. Protel 封装库的转化

经久应用Protel作PCB设计,我们总会积累一个宏大年夜的颠末实践查验的Protel封装库,当设计平台转换时,若何保留这个封装库老是令人头痛。这里,我们将应用Orcad Layout,和免费的Cadence对象Layout2allegro来完成这项事情。

a) 在Protel中将PCB封装放置到一张空的PCB中,并将这个PCB文件用Protel PCB 2.8 ASCII的款式输出出来;

b) 应用Orcad Layout导入这个Protel PCB 2.8 ASCII文件;

c) 应用Layout2allegro将天生的Layout MAX文件转化为Allegro的BRD文件;

d) 接下来,我们应用Allegro的Export功能将封装库,焊盘库输出出来,就完成了Protel封装库到Allegro转化。

4. Protel PCB到Allegro的转化

有了前面两步的根基,我们就可以进行Protel PCB到Allegro的转化了。这个转化历程更确切的说是一个设计重现历程,我们将在Allegro中重现Protel PCB的结构和布线

1) 将第二步Capture天生的Allegro款式的网表通报到Allegro BRD中,作为我们重现事情的动身点;

2) 首先,我们要重现器件结构。在Protel中输出Place & Pick文件,这个文件中包孕了完备的器件位置,扭转角度和放置层的信息。我们经由过程简单的手工改动,就可以将它转化为Allegro的Placement 文件。在Allegro中导入这个Placement文件,我们就可以获得结构了。

3) 布线信息的规复,要应用Specctra作为桥梁。首先,从Protel中输出包孕布线信息的Specctra DSN文件。对付这个DSN文件我们要留意以下2点:

a) Protel中的层命名与Allegro中有所差别,要留意应用文本编辑器作适当的改动,例如Protel中顶层底层分手为Toplayer和Bottomlayer,而在Allegro中这两层曾称为TOP和BOTTOM;

b) 留意在Specctra中查看过孔的定义,并添加到Allegro的规则中。

在allegro中定义过孔

从Specctra中输出布线信息,可以应用session, wires, 和route文件,建议应用route文件,然后将布线信息导入到我们以及重现结构的Allegro PCB中,就完成了我们从Protel PCB到Allegro BRD的转化事情。

责任编辑;zl

您可能还会对下面的文章感兴趣: